Voilà j'airelevé du 1 Khz et marqué les raies principales

en échelle log

pareil pour du 5Khz et 10Khz

c'est relevé a la sortie du montage IVC

je comprend pourquoi ma vieille platine philips a
en sortie du SAA7330 qui alimente la sortie Spdif qui elle gave le CS8412
un SAA7220 ( filtre digital qui doit filtrer les DATA envoyé au TDA )

Bonne lecture

Non, toutes ces raies sont la conséquence des non linéarités du IVC, filtrer les données digitales en amont n'a aucun effet là dessus !
Une partie provient du 1543 lui même si il n'est pas chargé par une impédance nulle, une autre certainement due aux non linéarités des tubes eux mêmes et une autre peut être générée à l'enregistrement.

Sur un disque test, j'ai une plage "fréquence glissante" qui va du grave vers l'aigu.
Tu en as peut être une aussi.
Avec un mauvais DAC, tu entends tout un tas d'autres fréquences baladeuses qui vont du grave vers l'aigu ou de l'aigu cers le grave à des vitesses différentes.
A l'analyseur, tu vois la fréquence principale qui se déplace régulièrement de gauche à droite et plein d'autres raies qui vont dans tous les sens.
Ce sont des produits d'intermodulation créés dans le DAC lui même entre le signal et la fréquence d'échantillonage.
Aucun filtre ne peut les supprimer Il faut éviter de les créer, après c'est trop tard !

Yves.

Cette phrase résume à elle seule la problématique générale de la Hi-Fi et fait prendre tout son sens aux architectures "Simple Stupid"!!

Salut à tous, ci joint les dernières bidouilles



Réduire la HT n'était pas une bonne idée, les tensions de polarisation des tubes devenant trop basses pour qu'il y passe un courant suffisant.

Supprimé le bias du 1543 qui ne sert plus à rien qu'à compliquer un peu les choses et bricolé le modèle pour que Idac évolue entre 0 et 2mA (ce que je comprend après avoir encore une fois relu la data sheet), donc Vref reste "en l'air".
Ca fait un truc de moins à régler !

A part ça, U1 est maintenant polarisée par la tension fixe qui apparait aux bornes de R1 qui est égale au Vbe de Q3, ainsi elle ne dépend plus du point de fonctionnement de U4.

C'est sûrement pas fini . . .

Yves.

Bonjour,

Quelque chose me gêne... la tension de base de Q1 devrait valoir à peu de choses près 1.2V (Vbe_Q1 + Vbe_Q3). Or si on vient appliquer une tension sur la base de Q1, l'un des deux transistor va se trouver saturé non? Et 1.2V pour Vce_Q3, n'est-ce pas trop proche de son Vcesat?
Sinon pour les sources de courant, on peut en faire de très simples avec un JFET et une résistance de source, sans besoin d'une tension de polar externe. Par contre la conductance de sortie des JFET est souvent un peu plus forte que celle des bip... la source de courant résultante est "moins parfaite" . En plus, avec un N-JFET (ou un P-JFET), on peut faire une source de courant "rentrant" ou "sortant".

Et aussi j'aimais bien la polarisation de U1 par la cathode de U4, ça devait contre réactionner encore un peu...

Bonsoir Yves

Whaou

J'ai pas eu le temps de faire grand chose aujourd'hui , mais j'ai modifié les empreintes et la taille des composants
qui posait soucis dans le dernier PCB sur base de ton schéma D-1 soit IVC Rév YM

bref je ne mets pas l'image ça sert a rien temps que le schéma n'est pas définitif

En jouant avec la simul , place de la pentode et triode opposée a la tienne , j'ai constaté que les résultats de simul
sont globalement mieux avec la pentode en U1 comme dans ton nouveau schéma

Ca continue

Ouais c'est vrai ! C'est pour ne pas avoir besoin d'une alim négative: un enroulement de transfo, un pont, un filtrage, un régul etc ...
La tension aux bornes de R1 est égale à Vbe_Q1, au delà, il conduit et bloque Q3 ce qui réduit le courant dans R1.
ICCS = Vbe_Q1 / R1 !

P'tet ben que oui . . . je vérifie demain . . .

Bonne nuit.

Yves.

Au fait plus de diode 1n4148 entre grille et cathode de U4

Du coup pas de réglage de la polar sur la cathode de U4 nécessaire alors
On pourra se contenter d'une simple résistance

Bonne nuit et a demain

Non, parceque le 1543 ne fournit plus de courant, il se contente d'en absorber . . . plus ou moins

Je n'aurais que deux mot "more kiss"

Incredible

Bonne nuit

Bonsoir à tous,

Désolé de ne pas être très assidu en ce moment, mon travail me prend tout mon temps. Yves, j'ai une question par rapport au schéma très performant que tu as posté. Pourquoi réduire l'intensité qui traverse U4 permet une meilleure performance ? J'aurai pensé chercher un point de fonctionnement où cette triode affiche le plus grand gain possible.

Le gain total du montage s'en ressent puisque Vout n'est plus que de 1Vcrète.

D'autre part, tu laisses Ref en l'air et donc Iref=0. Ça veut dire Ibias = 0 ok, mais ton schéma indique un point de fonctionnement du TDA à ±1mA autour de 1mA. L'offset est pourtant bien précisé à 0mA dans la DS ... je rate peut être quelque chose, il me semblait que c'était ±2,6mA autour de 0mA.

Ça prend une sacrée tournure ...

Amicalement,
Chanmix

Salut Chanmix,

C'est (encore et toujours) un compromis ! Pour passer plus de courant la polar de grille devient inféieure au volt d'où risque de courant de grille.
Peut être un autre choix de tube serait il plus judicieux, mais je n'ai pas cherché de modèles . . .

La tension de sortie ne dépend que de R3 (j'ai pris 1K mais on peut l'augmenter) qui est finalement parcourue par Iin (IDAC) parce qu'on a en série R3, U1, et IDAC.
R3 et U1 sont parcourus par ICCS + IDAC, ICCS étant constant, toutes les variations de IDAC se retrouvent dans R3 . . . enfin presque parce que la résistance interne de U1 varie avec le courant qui la traverse et une tension résiduelle apparait aux bornes du DAC (appelons la Vin).
U4 reçoit cette tension sur sa grille et renvoie une variation de tension amplifiée et "dans le bon sens" sur la grille de U1 pour "corriger" sa résistance interne ce qui tend à réduire Vin: contre réaction ? ?

Je ne sais pas trop comment fonctionne le modèle de source de courant pilotée par une tension dans LTspice, alors j'ai mesuré IDAC et bricolé les parametres pour obtenir 2mA càc au dessus de 0mA
Ca s'obtiend effectivement en prenant +/1 ma avec un offset de 1 mA.
La tension de sortie est bien R3 * IDAC = 1K * 2mA = 2V cac. (Avec des chiffres ronds, on "voit" mieux ce qui se passe )

Yves.

Vout fonction de Idac:

Bonjour Yves , tu a mesuré sur du réel Idac
tu as donc une carte avec TDA, c'est bon ça

Dans le cas contraire si tu veut que je mesure sur mon TDA en déssoudant Rréf c'est facile à faire

A force de relire la datasheet je pense que la tension créer sur la pin 7 ne sert qu'a alimenter
l'entrée inverseuse de l'IV 0 AOP qui suit , au moins dans la conception de base du produit

par contre une mauvaise nouvelle
j'ai chercher un bon moment hier soir mais pas trouvé pourquoi
le montage se comporte mal pour la THD

rentre cette ligne et tu lance la simul

.Fourrier 1000 V(VOut)

dans le "error log" la THD est hors norme
Pourquoi


Bonne matinée

Trouver le Dac fourni du 5K et pas du 1K du coup ça va mieux

mais a titre de comparaison ce montage donne 0.05 % à 1 k
alors que le précédent est à 0.02 %
Dans le monde "parfait" hein